AMD представила SoC Venice и MI400 на CES 2026

Краткое содержание

На CES 2026 AMD раскрыла подробности о своих ожидаемых SoC Venice и MI400. Презентация предоставила всеобъемлющий обзор дорожной карты архитектуры на ближайшие годы. Архитектура Venice представляет собой следующее поколение высокопроизводительной вычислительной платформы AMD, призванное сменить текущее поколение чипов.

Значительное внимание было уделено техпроцессам. Раскрытие информации подтвердило, что Venice и MI400 производятся с использованием передовых технологий 3 нм и 2 нм от ведущих контрактных производителей. Презентация также детально описала эволюцию межсоединения Infinity Fabric и интеграцию передовых стандартов памяти. Эти обновления сигнализируют о продолжении агрессивной позиции AMD на конкурентном рынке полупроводников.

Детальный разбор архитектуры Venice

Архитектура ядра Venice стала центральным элементом раскрытия информации на CES 2026. Инженеры AMD детально описали изменения в микроархитектуре, разработанные для максимизации инструкций за такт (IPC). Новый дизайн включает расширенное окно инструкций и повышенную точность предсказания ветвлений. Эти изменения призваны сократить простои и увеличить пропускную способность для сложных рабочих нагрузок.

Ключевые улучшения в архитектуре Venice включают:

• Улучшенную реализацию AVX-512 для более высокой пропускной способности с плавающей запятой.
• Увеличенную пропускную способность кэш-памяти L1 и L2 данных для питания исполнительных блоков.
• Оптимизированные блоки предсказания ветвлений для минимизации сброса конвейера.

Архитектура разработана для масштабирования в широком диапазоне TDP, от мобильных форм-факторов до высокопроизводительных настольных и серверных сред. AMD подчеркнула, что Venice сохраняет совместимость с существующей инфраструктурой сокета AM5, обеспечивая плавный путь обновления для потребителей.

Серия MI400 и ускорение ИИ

Наряду с ядрами CPU Venice, AMD представила серию SoC MI400, в которых делается упор на возможности ИИ и машинного обучения. MI400 интегрирует ядра графики следующего поколения RDNA с выделенными ускорителями ИИ. Эта гетерогенная конструкция позволяет чипу одновременно обрабатывать рендеринг графики и параллельные вычисления ИИ.

Серия MI400 представляет новую архитектуру подсистемы памяти. AMD объявила о поддержке памяти LPDDR6, предлагающей значительно более высокую пропускную способность и более низкое энергопотребление по сравнению с предыдущими поколениями. Это критически важно для рабочих нагрузок ИИ, требующих высокой пропускной способности памяти. Интегрированный нейросетевой процессор (NPU) был обновлен для обеспечения производительности вдвое выше, чем у предыдущего поколения, что позволяет обрабатывать большие языковые модели и генеративные приложения ИИ прямо на устройстве.

Производство и технология процесса

Физическое строение чипов Venice и MI400 подчеркивает мастерство AMD в передовых производственных процессах. Чипы производятся на техпроцессах TSMC N3X и N2P. Эти узлы обеспечивают существенный прирост плотности транзисторов и энергоэффективности. Использование этих передовых узлов позволяет AMD упаковывать больше ядер и кэша на один кристалл.

AMD также обсудила технологии упаковки, используемые для этих SoC. Компания применяет:

• Упаковку 2.5D для высокопроизводительных межсоединений.
• Трехмерную стекинговую технологию 3D для интеграции кэша.
• Передовые термоинтерфейсные материалы для управления плотностью тепловыделения.

Эти производственные достижения имеют решающее значение для сохранения лидерства в соотношении производительности на ватт, которого AMD достигла в последние годы. Переход на эти техпроцессы, как сообщается, идет по графику для массового производства позже в этом году.

Прогнозы производительности

Хотя конкретные цифры бенчмарков еще не утверждены, AMD предоставила оценки прироста производительности для платформ Venice и MI400. В вычислительно сложных рабочих нагрузках ожидается, что Venice предложит улучшение на 20-25% по сравнению с текущим поколением. Этот прирост приписывается комбинации более высоких тактовых частот и архитектурной эффективности.

Для серии MI400 фокус смещен на производительность ИИ. AMD нацелена на 2-кратное увеличение TOPS (триллионов операций в секунду) для задач вывода ИИ. Компания также подчеркнула улучшения энергоэффективности, стремясь сократить общее энергопотребление системы в мобильных устройствах до 15% в типичных сценариях использования. Эти прогнозы ставят грядущие чипы в сильную конкурентную позицию по сравнению с предложениями от Intel и NVIDIA.