AMD apresenta SoCs Venice e MI400 na CES 2026

Resumo Rápido

Na CES 2026, a AMD revelou seus aguardados System-on-Chips (SoCs) Venice e MI400. A apresentação forneceu uma visão geral abrangente da rota de arquitetura para os próximos anos. A arquitetura Venice representa a próxima geração da plataforma de computação de alto desempenho da AMD, construída para suceder a geração atual de chips.

Uma atenção significativa foi dada aos nós de processo de fabricação. As divulgações confirmaram que a Venice e a MI400 estão sendo fabricadas usando tecnologias de processo de ponta de 3nm e 2nm de foundries líderes. A apresentação também detalhou a evolução da interconexão Infinity Fabric e a integração de padrões de memória avançados. Essas atualizações sinalizam a postura continuamente agressiva da AMD no competitivo cenário de semicondutores.

Profundidade na Arquitetura Venice

A arquitetura de núcleo Venice foi a peça central das divulgações na CES 2026. Engenheiros da AMD detalharam as mudanças microarquiteturais projetadas para maximizar as instruções por clock (IPC). O novo design possui uma janela de instruções expandida e precisão de previsão de branch aprimorada. Essas mudanças visam reduzir estagnações e aumentar a taxa de transferência para cargas de trabalho complexas.

Melhorias-chave na arquitetura Venice incluem:

• Uma implementação aprimorada de AVX-512 para maior throughput de ponto flutuante.
• Largura de banda de cache de dados L1 e L2 aumentada para alimentar as unidades de execução.
• Unidades de previsão de branch otimizadas para minimizar limpezas de pipeline.

A arquitetura foi projetada para escalar em uma ampla faixa de TDPs, desde fatores de forma móveis até ambientes de desktop e servidor de alto fim. A AMD enfatizou que a Venice mantém compatibilidade com a infraestrutura de soquete AM5 existente, garantindo um caminho de atualização suave para os consumidores.

Série MI400 e Aceleração de IA

Junto com os núcleos de CPU Venice, a AMD revelou a série MI400 de SoCs, que coloca uma forte ênfase em capacidades de IA e aprendizado de máquina. A MI400 integra núcleos gráficos RDNA de próxima geração com aceleradores de IA dedicados. Esse design heterogêneo permite que o chip lide com renderização gráfica e cálculos de IA paralelos simultaneamente.

A série MI400 introduz uma nova arquitetura de subsistema de memória. A AMD anunciou suporte para memória LPDDR6, oferecendo largura de banda significativamente maior e consumo de energia menor em comparação com gerações anteriores. Isso é crítico para cargas de trabalho de IA que são intensivas em largura de banda de memória. A Unidade de Processamento Neural (NPU) integrada foi atualizada para entregar até o dobro do desempenho da geração anterior, permitindo processamento no dispositivo para modelos de linguagem grandes e aplicações de IA generativa.

Fabricação e Tecnologia de Processo

A construção física dos chips Venice e MI400 destaca a maestria da AMD em fabricação avançada. Os chips estão sendo produzidos nos nós de processo N3X e N2P da TSMC. Esses nós oferecem ganhos substanciais em densidade de transistores e eficiência energética. O uso desses nós avançados permite à AMD empilhar mais núcleos e cache em um único die.

A AMD também discutiu as tecnologias de empacotamento usadas para esses SoCs. A empresa está utilizando:

• Empacotamento 2.5D para interconexões de alta largura de banda.
• Empilhamento 3D para integração de cache.
• Materiais de interface térmica avançados para gerenciar a densidade de calor.

Esses avanços na fabricação são cruciais para manter o liderança em desempenho por watt que a AMD alcançou nos últimos anos. A transição para esses nós está, segundo relatos, no cronograma para produção em massa mais tarde no ano.

Projeções de Desempenho

Embora números específicos de benchmark não tenham sido finalizados, a AMD forneceu ganhos de desempenho estimados para as plataformas Venice e MI400. Em cargas de trabalho pesadas em computação, a Venice é projetada para oferecer uma melhoria de 20-25% sobre a geração atual. Esse ganho é atribuído a uma combinação de velocidades de clock mais altas e eficiência arquitetural.

Para a série MI400, o foco está no desempenho de IA. A AMD visa um aumento de 2x em TOPS (Trilhões de Operações Por Segundo) para tarefas de inferência de IA. A empresa também destacou melhorias na eficiência energética, com o objetivo de reduzir o consumo total de energia do sistema em dispositivos móveis em até 15% em cenários de uso típicos. Essas projeções colocam os chips futuros em uma forte posição competitiva contra ofertas rivais da Intel e NVIDIA.