Les CPU Arm bénéficient du support du modèle de mémoire TSO

Résumé Rapide

La communauté de développement du noyau Linux évalue actuellement de nouveaux correctifs conçus pour implémenter le support du modèle de mémoire Total Store Order (TSO) sur les CPU Arm. Cette mise à jour technique aborde une différence fondamentale entre les architectures Arm et x86, où les processeurs x86 ont historiquement utilisé le TSO tandis que les processeurs Arm utilisent un modèle d'ordonnancement de mémoire plus souple.

En introduisant le support TSO au niveau du noyau, les modifications proposées visent à améliorer considérablement la compatibilité logicielle et la cohérence des performances pour les applications migrées entre ces architectures. Le principal avantage de ce développement est la simplification du portage de logiciels complexes et multithreads, initialement écrits pour les systèmes x86, vers le matériel basé sur Arm. Sans un tel support, les développeurs sont souvent confrontés à la tâche fastidieuse et sujette aux erreurs d'auditer et de modifier le code pour gérer les risques potentiels d'ordonnancement de mémoire spécifiques à l'architecture Arm. Le processus de révision en cours se concentre sur la garantie d'une implémentation à la fois correcte et efficace, marquant un tournant décisif dans la convergence des plateformes informatiques d'entreprise.

Comprendre les Modèles de Mémoire et la Compatibilité

Les modèles de mémoire définissent comment un CPU gère les opérations de lecture et d'écriture en mémoire, en particulier dans des environnements multithreads. Le modèle Total Store Order (TSO) garantit que toutes les opérations de stockage (écritures) apparaissent aux autres processeurs dans le même ordre que celui où elles ont été émises. Cet ordonnancement strict simplifie le raisonnement sur l'exécution du code concurrent.

En revanche, l'architecture Arm emploie un modèle de mémoire souple. Cela permet au processeur de réordonner certaines opérations de mémoire pour optimiser les performances, pourvu que le flux d'exécution à thread unique reste inchangé. Bien qu'efficace, ce modèle souple peut introduire des bugs subtils lors du portage de logiciels conçus pour le modèle TSO x86 plus strict, car les développeurs pourraient inconsciemment s'appuyer sur des garanties d'ordonnancement implicites qui n'existent pas sur Arm.

Les correctifs noyau proposés abordent cela en ajoutant une option de configuration pour appliquer la sémantique TSO sur Arm. Lorsqu'elle est activée, le noyau garantit que les opérations de mémoire adhèrent aux règles d'ordonnancement plus strictes, imitant efficacement le comportement x86. Cela permet aux binaires x86 non modifiés de s'exécuter correctement sur les systèmes Arm sans rencontrer de conditions de concurrence (race conditions) causées par le réordonnancement de la mémoire.

Implémentation Technique et Révision

L'implémentation du support TSO implique la modification des sous-systèmes de gestion de la mémoire du noyau. Plus précisément, les correctifs introduisent des barrières et des mécanismes de verrouillage qui appliquent l'ordonnancement de stockage requis. Cela garantit qu'une fois qu'une opération d'écriture est visible pour un processeur, elle est immédiatement visible pour les autres dans la séquence correcte.

Ces changements sont actuellement discutés sur les listes de diffusion du noyau Linux. Les principaux sujets de la révision incluent :

• L'impact sur les performances introduit par les contraintes d'ordonnancement plus strictes.
• La justesse de l'implémentation sur différentes microarchitectures Arm.
• L'intégration avec les fonctionnalités existantes du noyau comme RCU (Read-Copy-Update) et les spinlocks.

Les mainteneurs du noyau examinent le code minutieusement pour s'assurer qu'il n'introduit pas de régressions dans les charges de travail Arm standard tout en résolvant efficacement les problèmes de compatibilité pour les applications dépendantes du TSO. L'objectif est de fournir une solution robuste qui peut être activée de manière sélective, permettant aux utilisateurs d'équilibrer la compatibilité et les performances en fonction de leurs besoins spécifiques.

Implications pour l'Écosystème

L'ajout du support TSO a des implications profondes pour les marchés des serveurs et des centres de données. Il élimine une barrière importante à l'entrée pour les serveurs basés sur Arm, qui ont cherché à rivaliser avec l'écosystème x86 dominant. De nombreuses applications d'entreprise, y compris les bases de données héritées et les charges de travail de calcul haute performance, ont été écrites en gardant à l'esprit la sémantique de mémoire x86.

En permettant à ces applications de s'exécuter sans réécritures de code approfondies, Arm devient une plateforme beaucoup plus attrayante pour la migration. Cette démarche s'aligne sur la tendance plus large de l'industrie visant à diversifier les architectures de processeurs pour améliorer l'efficacité et le rapport coût-efficacité. Elle comble efficacement l'écart entre les deux architectures, rendant l'écosystème logiciel plus fluide et indépendant du matériel.

De plus, ce développement bénéficie aux projets open source qui visent à prendre en charge plusieurs architectures. Il réduit la charge de maintenance en permettant à un seul code source de fonctionner correctement sur x86 et Arm, à condition que le support du noyau soit présent. Cela favorise un environnement informatique plus inclusif et polyvalent.

Perspective d'Avenir

À mesure que les correctifs progressent dans le cycle de révision, leur inclusion éventuelle dans le noyau Linux principal est anticipée. Cela sera probablement suivi par des distributions activant la fonctionnalité par défaut ou fournissant des options de configuration faciles pour les utilisateurs nécessitant une compatibilité x86 sur du matériel Arm.

Perspectivement, l'accent sera mis sur l'optimisation des performances du mode TSO et l'expansion du support vers les couches d'émulation en espace utilisateur si nécessaire. Le succès de cette initiative pourrait encourager d'autres efforts de convergence, influençant potentiellement la manière dont les futures architectures de processeurs abordent la cohérence de la mémoire. Cela représente une maturation de la plateforme Arm, démontrant sa capacité à gérer les exigences diverses et exigeantes des charges de travail informatiques modernes.