AMD presenta sus SoCs Venice y MI400 en el CES 2026

Resumen Rápido

En el CES 2026, AMD levantó el velo sobre sus muy esperados Venice y MI400 System-on-Chips (SoCs). La presentación proporcionó una visión general completa de la hoja de ruta arquitectónica para los próximos años. La arquitectura Venice representa la próxima generación de la plataforma de alto rendimiento de AMD, diseñada para suceder a la generación actual de chips.

Se prestó una atención significativa a los nodos de proceso de fabricación. Las revelaciones confirmaron que Venice y MI400 se están fabricando utilizando las tecnologías de proceso de vanguardia 3nm y 2nm de las principales fundiciones. La presentación también detalló la evolución del interconector Infinity Fabric y la integración de estándares de memoria avanzados. Estas actualizaciones señalan la postura agresiva continua de AMD en el competitivo panorama de semiconductores.

Análisis Profundo de la Arquitectura Venice

La arquitectura de núcleo Venice fue el centro de las revelaciones del CES 2026. Los ingenieros de AMD detallaron los cambios microarquitectónicos diseñados para maximizar las instrucciones por ciclo (IPC). El nuevo diseño presenta una ventana de instrucciones expandida y una mayor precisión en la predicción de ramificaciones. Estos cambios están destinados a reducir las detenciones y aumentar el rendimiento para cargas de trabajo complejas.

Las mejoras clave en la arquitectura Venice incluyen:

• Una implementación mejorada de AVX-512 para mayor rendimiento de punto flotante.
• Mayor ancho de banda de caché de datos L1 y L2 para alimentar las unidades de ejecución.
• Unidades de predicción de ramificaciones optimizadas para minimizar los vaciados de la canalización.

La arquitectura está diseñada para escalar en una amplia gama de TDP, desde factores de forma móviles hasta entornos de escritorio y servidores de alta gama. AMD enfatizó que Venice mantiene la compatibilidad con la infraestructura de zócalo AM5 existente, asegurando una ruta de actualización fluida para los consumidores.

Serie MI400 y Aceleración de IA

Junto con los núcleos de CPU Venice, AMD presentó la serie MI400 de SoCs, los cuales ponen un fuerte énfasis en las capacidades de IA y aprendizaje automático. El MI400 integra núcleos gráficos de próxima generación RDNA con aceleradores de IA dedicados. Este diseño heterogéneo permite al chip manejar el renderizado gráfico y los cálculos paralelos de IA simultáneamente.

La serie MI400 introduce una nueva arquitectura de subsistema de memoria. AMD anunció soporte para memoria LPDDR6, ofreciendo un ancho de banda significativamente mayor y un menor consumo de energía en comparación con las generaciones anteriores. Esto es crítico para las cargas de trabajo de IA que son intensivas en ancho de banda de memoria. La Unidad de Procesamiento Neural (NPU) integrada ha sido mejorada para ofrecer hasta el doble de rendimiento de la generación anterior, permitiendo el procesamiento en el dispositivo para modelos de lenguaje grandes y aplicaciones de IA generativa.

Fabricación y Tecnología de Proceso

La construcción física de los chips Venice y MI400 destaca el dominio de AMD en la fabricación avanzada. Los chips se están produciendo en los nodos de proceso N3X y N2P de TSMC. Estos nodos ofrecen ganancias sustanciales en densidad de transistores y eficiencia energética. El uso de estos nodos avanzados permite a AMD empaquetar más núcleos y caché en un solo dado.

AMD también discutió las tecnologías de empaquetado utilizadas para estos SoCs. La compañía está utilizando:

• Empaquetado 2.5D para interconexiones de alto ancho de banda.
• Apilamiento 3D para integración de caché.
• Materiales de interfaz térmica avanzados para gestionar la densidad de calor.

Estos avances en fabricación son cruciales para mantener el liderazgo en rendimiento por vatio que AMD ha logrado en los últimos años. La transición a estos nodos está informada según lo programado para la producción masiva más adelante en el año.

Proyecciones de Rendimiento

Aunque los números específicos de benchmarks no se finalizaron, AMD proporcionó las mejoras de rendimiento estimadas para las plataformas Venice y MI400. En cargas de trabajo intensivas de cómputo, se proyecta que Venice ofrezca una mejora del 20-25% sobre la generación actual. Esta ganancia se atribuye a una combinación de mayores velocidades de reloj y eficiencia arquitectónica.

Para la serie MI400, el enfoque es el rendimiento de IA. AMD apunta a un aumento 2x en TOPS (Trillones de Operaciones Por Segundo) para tareas de inferencia de IA. La compañía también destacó mejoras en la eficiencia energética, con el objetivo de reducir el consumo total de energía del sistema en dispositivos móviles hasta en un 15% bajo escenarios de uso típicos. Estas proyecciones colocan a los próximos chips en una fuerte posición competitiva frente a las ofertas rivales de Intel y NVIDIA.